本页目录
电路 III · 模拟集成电路
层次：本科核心 + 硕博主要方向之一。 模拟设计在业内有个说法：它是一门手艺。这话半对——它有扎实的理论，但也确实高度依赖经验，且几乎无法自动化（数字有综合工具，模拟至今主要靠人手工设计与仿真迭代）。本页讲清模拟设计的核心量、核心结构，以及一个重要的产业现实：模拟电路享受不到工艺缩放的红利，反而被它伤害。
学习层：精度、速度和功耗，为什么不能同时免费得到？
1. 具体谜题：同一个 \(100\ \mu\mathrm A\)，该换成增益、带宽还是匹配？
设计一只输入晶体管，电流预算固定为 \(100\ \mu\mathrm A\)，负载 \(C_L=1\ \mathrm{pF}\)。若选择 \(g_m/I_D=8\)、15 或 \(20\ \mathrm{V^{-1}}\)，跨导、带宽和小信号增益怎样变化？若两只匹配晶体管的面积从 \(100\) 增到 \(400\ \mu\mathrm m^2\)，Pelgrom 失配标准差会变成原来的几分之一？
先预测：增大 \(g_m/I_D\) 在固定电流下会让 \(g_m\) 上升，但弱反型是否就自动同时获得更高速度、更小面积和更好匹配；把面积扩大四倍能否把阈值失配减半。
2. 先预测：用预算而不是单一指标做选择
交互台会先要求你选一个工作区，再预测：
- \(g_m/I_D\) 从 8 提到 16 时，\(g_m\)、\(g_m/I_D\) 与本征增益的方向是什么？
- 电流加倍时，热噪声等效输入电压与带宽会怎样变化？
- 面积加倍是把随机失配减半，还是只减小一半？
- 低压下再叠一只 cascode，增益增加的代价是什么？
提交后才显示 \(g_m\)、\(r_o\)、增益、带宽、功耗、失配和“所需面积 proxy”的完整账本。
3. 最小心智模型：四个旋钮围绕一个工作点互相收费
把 \(I_D\) 看成速度和功耗的货币，把 \(g_m/I_D\) 看成单位电流换来的控制效率，把面积看成随机精度的货币，把 \(C_L\) 看成必须充放电的惯性。设计不是寻找一个最大值，而是在给定电源、噪声、线性度、摆幅和带宽约束下选一个可行工作点。
实验的 \(r_o=V_A/I_D\) 和弱反型面积 proxy 只用于把权衡显式化；真实器件要用工艺的 \(g_m/I_D\)–\(I_D/W\) 曲线、噪声模型、版图寄生和 PVT 仿真校准。
4. 形式机制与不变量：\(g_m/I_D\) 和 Pelgrom 同桌出现
小信号中心关系是
用 \(r_o\approx V_A/I_D\) 的一阶模型，则 \(A_v\approx V_A(g_m/I_D)\)，说明提高效率能换增益，但不代表电路的摆幅、稳定性和失真自动改善。匹配的 Pelgrom 关系为
面积乘四，\(\sigma_{\Delta V_{th}}\) 才除以二；电流乘二且 \(g_m/I_D\) 固定，\(g_m\) 与一阶带宽乘二，而功耗 \(P\approx V_{DD}I_D\) 也乘二。可审计的不变量是这些比例关系，而不是某个跨工艺的绝对增益。
5. 交互实验：把模拟设计变成多目标账本
无 JavaScript 时的静态读法：取 \(V_{DD}=1\ \mathrm V\)、\(V_A=8\ \mathrm V\)、\(C_L=1\ \mathrm{pF}\)、\(A_{V_{th}}=3\ \mathrm{mV\cdot\mu m}\)。表中的 \(r_o=V_A/I_D\)，带宽是 \(g_m/(2\pi C_L)\)，失配只读 \(\sigma_{\Delta V_{th}}=A_{V_{th}}/\sqrt{A}\)。
| 工作区 | \(I_D\) | \(g_m/I_D\) | \(g_m\) | 带宽 | \(A_v\) proxy | 面积 \(A\) | \(\sigma_{\Delta V_{th}}\) |
|---|---|---|---|---|---|---|---|
| 强反型 | \(250\ \mu\mathrm A\) | 8 | 2.0 mS | 318 MHz | 64 | \(25\ \mu\mathrm m^2\) | 0.60 mV |
| 中等反型 | \(100\ \mu\mathrm A\) | 15 | 1.5 mS | 239 MHz | 120 | \(100\ \mu\mathrm m^2\) | 0.30 mV |
| 弱反型 | \(25\ \mu\mathrm A\) | 20 | 0.50 mS | 79.6 MHz | 160 | \(400\ \mu\mathrm m^2\) | 0.15 mV |
脚本可调 \(I_D\)、\(g_m/I_D\)、负载电容和面积，实时显示增益–带宽–功耗–失配四项结果，并把强/中/弱反型预设放在同一张 SVG 权衡图上。面积不足以满足一个指定失配目标时，结果会明确标出“需要加面积”，而不是悄悄替换设计。
6. 反例与失效边界：教学比例不是工艺承诺
- “\(g_m/I_D\) 越大，设计一定越好”忽略速度、线性度、噪声带宽、漏电和面积；弱反型还可能受 \(1/f\) 噪声与寄生支配。
- “面积扩大四倍，所有误差都减半”只对应独立随机失配的平方根项；系统性梯度、布局不对称、接触电阻不会按同一规律消失。
- “本征增益 \(A_v=g_mr_o\) 给出运放增益”忽略多级拓扑、负载、频率补偿、相位裕度和输出摆幅。
- “低电压只需把电流加大”会把功耗和热噪声预算推高，且不能恢复被电源轨截断的摆幅。
7. 迁移题：为一个传感器前端写规格分解
若传感器需要 \(100\ \mathrm{MHz}\) 带宽、\(0.2\ \mathrm{mV}\) 的随机阈值失配、总电流不超过 \(150\ \mu\mathrm A\)，请先由 \(g_m\ge2\pi fC_L\) 和 Pelgrom 关系求出跨导与最小面积，再判断 \(g_m/I_D\) 是否有可行区间。最后指出还需加入哪一个噪声、摆幅或稳定性约束，才能把 proxy 变成真正的电路规格。
一、模拟设计的中心量
承第三页的小信号模型。模拟设计者脑中反复权衡的是这几个量：
| 量 | 含义 | 典型冲突 |
|---|---|---|
| 增益 \(g_m r_o\) | 单管本征增益 | 与带宽、摆幅冲突 |
| 带宽 \(f_T = g_m/2\pi C_{gs}\) | 器件速度上限 | 与功耗冲突 |
| 噪声 | 热噪声、闪烁（1/f）噪声 | 与功耗、面积冲突 |
| 失配 | 同版图器件的随机差异 | 与面积冲突（见下） |
| 摆幅 | 输出电压可用范围 | 与增益冲突 |
| 功耗 | — | 与几乎一切冲突 |
核心工具是 \(g_m/I_D\) 方法论：以 \(g_m/I_D\)（单位电流换来的跨导）为设计变量，它与过驱动电压 \(V_{ov}\) 一一对应，且跨工艺可移植。
- \(V_{ov}\) 小（弱反型）：\(g_m/I_D\) 高（效率好，最高约 \(1/(nV_T)\approx 25\ \mathrm{V^{-1}}\)）、增益高，但速度慢、面积大、失配差；
- \(V_{ov}\) 大（强反型）：速度快、面积小，但费电。
这是模拟设计的第一权衡，几乎每个设计决策都要回到它。
二、失配：模拟电路的独有敌人
数字电路只关心"够快够省电"，模拟电路还必须面对器件之间的随机差异。两个版图完全相同的晶体管，其 \(V_{th}\) 也会有随机偏差，服从 Pelgrom 定律：
失配反比于面积的平方根。含义极其重要：
- 要把失配减半，面积必须增大四倍；
- 精度是用面积买来的，而面积就是成本。
这一条直接解释了为什么模拟电路不随工艺缩放：数字电路可以享受尺寸变小带来的一切好处，模拟电路却必须为了精度而保持较大面积。结果是：在同一颗 SoC 上，数字部分随节点推进不断缩小，模拟部分几乎原地不动，占比越来越高。
三、模拟不缩放：一个产业级的事实
除了失配，还有几条使模拟设计在先进节点变难而非变易：
- 本征增益 \(g_m r_o\) 随缩放下降（短沟道效应使 \(r_o\) 变小），单级增益不足，被迫用更多级或增益提升技术；
- 电源电压降低（第四页）压缩了信号摆幅 → 信噪比恶化（噪声不会跟着降）。这是模拟设计者最痛的一点：数字受益于低压，模拟受害于低压；
- FinFET 的宽度量子化（第五页）剥夺了连续调节 \(W\) 的自由，尺寸设计粒度变粗（GAA 部分缓解）；
- 设计规则日益复杂（第十四页），版图自由度下降。
产业后果：
- 许多模拟/射频芯片故意停留在成熟节点（如 28nm、40nm、甚至 180nm BCD），因为先进节点对它们并无好处却极其昂贵；
- 这正是 Chiplet 的强动机之一——把数字逻辑做在最先进节点、模拟与 I/O 做在成熟节点，然后封装在一起（第十五页）。"不是所有电路都想去 2nm"是理解现代芯片架构的关键一句。
四、几个基石结构
电流镜：模拟电路的"电源分配网络"。利用两管 \(V_{GS}\) 相同则电流成 \(W/L\) 比例，把一个基准电流复制到各处。精度受失配与沟道长度调制限制，故有共源共栅（cascode）等改进版本——用摆幅换精度的典型权衡。
差分对：模拟设计的核心结构。两管共享尾电流源，放大两输入之差。
- 抑制共模干扰与电源噪声（共模抑制比 CMRR）；
- 这是一个深刻的思想：用"差"而非"绝对值"来携带信息，从而对共同的干扰免疫。它与数字电路用高增益整形抗噪是两种不同的抗噪哲学，也与自动化站的差分测量、生物学的推挽调节同构。
共源共栅（cascode）：叠一管以提高输出阻抗 → 提高增益。代价是摆幅减小——在低压工艺下这个代价越来越难承受，于是有折叠式共源共栅等结构。
运算放大器：以上结构的组合。两级密勒补偿运放是教科书起点；实际设计中要在增益、带宽、相位裕度、摆幅、噪声、功耗、稳定性之间反复折衷。运放设计是模拟课程的核心训练，因为它把所有权衡浓缩在一个电路里。
带隙基准（bandgap reference）：产生与温度无关的电压基准。原理漂亮——把负温度系数的 \(V_{BE}\) 与正温度系数的热电压 \(V_T\) 按比例相加，一阶温度系数相消：
结果约等于硅的带隙电压（故得名，回忆第一页 \(E_g = 1.12\) eV）。几乎每颗芯片里都有一个带隙基准——它是模数转换、电源管理、传感器的精度之源。
五、反馈：与自动化站的直接接口
模拟电路大量使用负反馈来换取精度与线性度：
闭环增益由反馈网络（通常是电阻或电容比值）决定，而非由不精确的开环增益决定——用增益换精度。
但反馈会引入稳定性问题：环路中的多个极点带来相移，若在增益仍大于 1 时相移达到 180°，系统振荡。于是要看相位裕度（通常要求 45°–60°），并用密勒补偿等手段做极点分裂。
这与 🔗 自动化站的经典控制是同一套数学（Bode 图、增益裕度、相位裕度、根轨迹）。区别在语境：控制工程师面对的是机械、化工、飞行器等慢系统；模拟设计者面对的是 GHz 级的电路，且反馈网络本身就是被设计的电路元件。两站在这里可以互相参照阅读——同一个 Bode 图，两种工程直觉。
六、噪声
模拟电路的性能下限由噪声决定：
- 热噪声：电阻 \(\overline{v^2}=4kTR\Delta f\)，MOS 沟道 \(\overline{i^2}=4kT\gamma g_m \Delta f\)。与绝对温度成正比，不可消除；
- 闪烁（1/f）噪声：低频占主导，源自界面陷阱。PMOS 通常优于 NMOS，大面积器件更好。对付它的手段是斩波（chopping）与相关双采样——把信号搬到高频躲开 1/f 区；
- 噪声与功耗的基本权衡：要降低噪声（提高 SNR），通常要增大 \(g_m\) 或电容 → 更多电流或面积。在给定 SNR 下，功耗有热力学意义上的下限——这是模拟设计无法逃避的物理约束。
七、要点
- \(g_m/I_D\) 与 Pelgrom 失配定律是模拟设计的两个中心公式；
- 精度用面积买，速度用电流买，两者都不打折；
- 模拟不随缩放受益，反受其害——这是理解成熟节点为何长期有价值、以及 Chiplet 动机的关键；
- 负反馈与稳定性分析是与自动化站共享的数学。
下一页：数据转换器与锁相环——模拟与数字世界之间的桥梁。它们的性能指标（有效位数、抖动）直接限制了整个系统能达到什么水平。