器件 I · 半导体物理最小必要集
层次：本科核心 ｜ 与物理站的分工：🔗 物理站讲能带为什么存在（周期势场、Bloch 定理、晶格）；本页只取器件工程需要的部分，目标是能算出器件里流过多少电流。 一个提醒：微电子里的半导体物理是工具化的——它不追求第一性原理的完备，而追求一套能预测器件行为、且能塞进 SPICE 模型的近似。学会在什么时候用哪个近似，比背下推导更重要。
一、能带：三行版本
固体中原子紧密排列，电子能级展宽成能带。器件工程只需要三件事：
- 价带（基本填满）与导带（基本空）之间隔着带隙 \(E_g\)；
- 导带底的电子和价带顶的空穴都能导电；
- \(E_g\) 的大小决定一切：金属无带隙（导电），绝缘体带隙很大（不导电），半导体的带隙适中——可以被外界控制。
| 材料 | \(E_g\) (eV, 300 K) | 用途 |
|---|---|---|
| Ge | 0.66 | 早期晶体管，现用于应变硅与光电 |
| Si | 1.12 | 主流——不是因为它性能最好，见下 |
| GaAs | 1.42 | 高频、光电（直接带隙） |
| SiC / GaN | 3.3 / 3.4 | 功率器件（🔗 自动化站电力电子） |
为什么是硅：迁移率不如 GaAs、带隙不如 SiC，但硅有一样别的材料都没有的东西——SiO₂。硅的天然氧化层稳定、绝缘性好、与硅界面缺陷极少，可以直接用作栅介质和隔离。整个 CMOS 工业建立在这个化学上的幸运之上。 加上硅储量丰富、晶圆可以做得很大很纯，性价比无可匹敌。这是本课第一个"工程不是选最优，而是选最可行"的例子。
二、载流子浓度与费米能级
本征半导体（纯净）中电子空穴成对产生：\(n = p = n_i\)。硅在室温下 \(n_i \approx 10^{10}\ \mathrm{cm^{-3}}\)——对比硅原子密度 \(5\times10^{22}\ \mathrm{cm^{-3}}\)，本征载流子少了十二个数量级，所以纯硅几乎不导电。
掺杂改变这一切：
- n 型：掺 V 族（磷、砷），多一个电子 → 电子为多子；
- p 型：掺 III 族（硼），多一个空穴 → 空穴为多子。
典型掺杂浓度 \(10^{15}\)–\(10^{20}\ \mathrm{cm^{-3}}\)——即便如此也只是每 \(10^{3}\)–\(10^{7}\) 个硅原子里掺一个。掺杂把电导率调节了好几个数量级，而这正是"可控"的来源。
质量作用定律（热平衡下恒成立，极其好用）：
所以 n 型半导体里 \(n \approx N_D\)，则 \(p = n_i^2/N_D\) —— 多子浓度上升，少子浓度反比下降。
费米能级 \(E_F\) 是理解器件的核心概念。它标记电子填充的"水位"：
- n 型：\(E_F\) 靠近导带；p 型：\(E_F\) 靠近价带；
- 热平衡时，整个系统的 \(E_F\) 必须处处相同——这一条是分析 pn 结、MOS 结构、异质结的万能钥匙（下一页立刻用到）。
一个必须记住的数：室温下 \(kT/q \approx 26\ \mathrm{mV}\)（热电压 \(V_T\)）。它会出现在几乎每个器件公式里，也是后面"亚阈值摆幅 60 mV/decade 极限"的来源。
三、载流子输运：两种机制
① 漂移（drift）——电场驱动：
\(\mu\) 是迁移率。硅中 \(\mu_n \approx 1400\)、\(\mu_p \approx 450\ \mathrm{cm^2/(V\cdot s)}\)——电子迁移率约为空穴的三倍。这个不对称有直接的电路后果：PMOS 要做得比 NMOS 宽约 2–3 倍才能获得相同驱动能力（第六页会用到）。
迁移率受散射限制：晶格振动（温度升高 → 迁移率下降）、电离杂质（掺杂越重 → 迁移率越低）、界面粗糙散射。注意温度效应：金属电阻随温度升高而增大，半导体则因载流子浓度激增而通常电阻下降——但在重掺杂器件的工作区，迁移率下降占主导，这是芯片"越热越慢"的物理来源之一。
高电场下速度不再线性增长而是饱和（硅中约 \(10^7\ \mathrm{cm/s}\)）。短沟道器件普遍工作在速度饱和区——这直接改变了 MOSFET 的电流公式（第三、五页）。
② 扩散（diffusion）——浓度梯度驱动：
爱因斯坦关系把两者联系起来：
这不是巧合：漂移和扩散都源于同一个载流子的随机热运动，所以两个系数必然相关。这个关系在整个器件物理中反复出现。
pn 结、双极晶体管、MOSFET 的亚阈值区，都是扩散主导的；MOSFET 的强反型区则是漂移主导。知道某个工作区由哪种机制主导，就知道该用哪个公式。
四、产生与复合
载流子不断产生（热激发、光照）与复合（电子填回空穴）。三种主要机制：
- SRH（缺陷辅助）复合：通过带隙中的缺陷能级，是硅（间接带隙）中的主导机制。缺陷密度直接决定漏电与器件寿命——所以工艺洁净度是命根子；
- 辐射复合：直接产生光子，硅中很弱（间接带隙），这就是硅不能做高效发光二极管的原因，也是硅光互连必须外接激光源的根本困难（第十八页）；
- 俄歇复合：高浓度下显著，限制重掺杂器件性能。
少子寿命 \(\tau\) 与扩散长度 \(L = \sqrt{D\tau}\) 是描述这一切的两个参数——它们决定了 pn 结的漏电流与双极器件的增益。
五、这一页在全课的位置
后面所有内容都建立在本页的五个概念上：
| 概念 | 后面用在哪 |
|---|---|
| 费米能级处处相等 | pn 结（第二页）、MOS 电容与阈值电压（第三页） |
| \(np = n_i^2\) | 少子浓度、结漏电流 |
| \(V_T = kT/q = 26\) mV | 二极管方程、亚阈值摆幅 60 mV/dec 极限（第四、五页） |
| 迁移率不对称 \(\mu_n \approx 3\mu_p\) | CMOS 中 PMOS 加宽（第六页） |
| 速度饱和 | 短沟道电流公式（第五页） |
| 缺陷 → 复合 → 漏电 | 良率与可靠性（第十四页） |
如果只记一件事：半导体之所以有用，是因为它的导电性能被掺杂、电场、光照大幅调节——而晶体管就是把"用一个电极控制另一条通路的电导"这件事工程化。下一页从最简单的控制结构开始：pn 结。
下一页：pn 结。两块掺杂不同的半导体接在一起会发生什么？答案里藏着二极管、太阳能电池、以及 MOSFET 的源漏隔离。