本页目录

器件 III · MOSFET 的工作原理

层次：本科核心——这是整个微电子最重要的一页。 MOSFET 的思想极简洁：隔着一层绝缘体，用栅电压在半导体表面感应出一条可控的导电沟道。栅极不导通电流（被氧化层隔断），只提供电场——因此控制几乎不耗静态功率。这一点正是 CMOS 能做到极低静态功耗、进而统治数字世界的根本原因。

学习层：同一只 MOSFET，为什么既像电阻又像恒流源？

1. 具体谜题：\(V_{DS}\) 增大后，电流为什么不再按比例增加？

取一只长沟道 NMOS，\(V_{th}=0.40\ \mathrm V\)，\(K=\mu_nC_{ox}W/L=200\ \mu\mathrm{A/V^2}\)，并固定 \(V_{GS}=0.80\ \mathrm V\)。当 \(V_{DS}=0.20\ \mathrm V\) 时，沟道似乎应该像电阻；当 \(V_{DS}=0.80\ \mathrm V\) 时，漏端发生了什么，为什么电流接近一个平台？

再考虑 \(V_{GS}=0.35\ \mathrm V\)：如果“低于阈值就是关断”，电流是否应当严格为零？先预测这两个工作点的区域、\(I_D\) 的数量级，以及把 \(V_{SB}\) 从 0 提高到 \(0.4\ \mathrm V\) 时阈值会如何移动。

2. 先预测：先判区域，再代公式

实验会先隐藏输出曲线和数字结果。请先写下：

  1. 过驱动 \(V_{ov}=V_{GS}-V_{th}\) 是正还是负？
  2. 若 \(0<V_{DS}<V_{ov}\)，电流随 \(V_{DS}\) 是近似线性、饱和还是指数？
  3. 若 \(V_{DS}\ge V_{ov}\)，继续升高 \(V_{DS}\) 会不会按平方继续增加 \(I_D\)？
  4. 亚阈值电流为什么不能被“区域判定为关断”抹掉？

3. 最小心智模型：一条被栅极塑形的局部电导

栅压先决定表面是否反型，再由源到漏的局部有效过驱动 \(V_{GS}-V_{th}-V(x)\) 决定每个位置的电荷。低 \(V_{DS}\) 时整个沟道都存在，器件像一个受栅压控制的电阻；漏端电势升到过驱动后，末端沟道夹断，电流主要由注入端的电荷与速度决定，表现为近似恒流源。

这只是长沟道、渐变沟道、漂移主导的第一阶模型。亚阈值区改由扩散主导，短沟道区进入速度饱和，体效应还会移动 \(V_{th}\)；同一组公式不能覆盖全部电流范围。

4. 形式机制与不变量：区域边界、跨导和体效应

令 \(K=\mu_nC_{ox}W/L\)，\(V_{ov}=V_{GS}-V_{th}\)。长沟道模型给出

\[ I_D= \begin{cases} 0,&V_{GS}\le V_{th}\quad\text{（强反型模型）},\\ K\left(V_{ov}V_{DS}-\frac{V_{DS}^2}{2}\right),& 0<V_{DS}<V_{ov},\\ \frac12KV_{ov}^2,&V_{DS}\ge V_{ov}. \end{cases} \]

实际的亚阈值尾巴可写成 \(I_D\propto e^{V_{GS}/(nV_T)}\)，其摆幅 \(SS=nV_T\ln10\)。体效应把阈值改为

\[ V_{th}=V_{th0}+\gamma\left(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F}\right), \]

而强反型饱和区的跨导为 \(g_m=\partial I_D/\partial V_{GS}=KV_{ov}=2I_D/V_{ov}\)；在线性区则为 \(g_m=KV_{DS}\)。可审计的不变量包括区域边界 \(V_{DS,\mathrm{sat}}=V_{ov}\)、\(I_D\) 在理想饱和区对 \(V_{DS}\) 的一阶不敏感，以及 \(g_mV_{ov}=2I_D\)；若这些关系在短沟道或沟道长度调制下失效，要明确注明近似边界。

5. 交互实验：用一张输出曲线读懂三个区域

无 JavaScript 时的静态读法：取 \(V_{th}=0.40\ \mathrm V\)、\(K=200\ \mu\mathrm{A/V^2}\)、\(V_{SB}=0\)，先忽略沟道长度调制。强反型时用上面的分段式；亚阈值行用 \(I_0=2\ \mathrm{nA}\)、\(n=1.5\)、\(V_T=25.85\ \mathrm{mV}\) 的教学尾巴。

\(V_{GS}\) \(V_{DS}\) 区域 \(V_{DS,\mathrm{sat}}\) \(I_D\) \(g_m\)
0.35 V 0.80 V 亚阈值 不适用 约 \(0.55\ \mathrm{nA}\) 约 \(14.2\ \mathrm{nS}\)
0.80 V 0.20 V 线性区 0.40 V \(12\ \mu\mathrm A\) \(40\ \mu\mathrm S\)
0.80 V 0.80 V 饱和区 0.40 V \(16\ \mu\mathrm A\) \(80\ \mu\mathrm S\)

脚本提供 \(V_{GS},V_{DS},V_{th},V_{SB}\) 与 \(W/L\) 控制，绘制多条 \(I_D-V_{DS}\) 曲线，并用垂直线标出当前的夹断边界。结果面板同时显示 \(I_D,g_m,V_{ov}\)、体效应后的 \(V_{th}\) 和亚阈值/强反型的判定。

6. 反例与失效边界：平方律不是器件身份证

  • “\(V_{GS}<V_{th}\) 就没有电流”只是在强反型简化模型中把指数小量舍去；低功耗、漏电和亚阈值逻辑恰恰依赖这部分。
  • “进入饱和就是电流完全不变”忽略沟道长度调制、DIBL、速度饱和和串联电阻；真实 \(I_D\)–\(V_{DS}\) 仍有斜率。
  • “\(V_{th}\) 是器件常数”忽略体效应、温度、工艺变异和漏端电压；四端器件的源体偏置会改变堆叠门的速度。
  • “\(g_m\) 越大一定越好”忽略 \(g_m/I_D\)、噪声、带宽、摆幅和功耗之间的约束；模拟设计要以工作点而非单个参数选型。

7. 迁移题：从分段电流到电路级尺寸

给一个需要相同 \(I_D\) 的 NMOS 电流镜和 PMOS 电流镜，先用 \(\mu_n\approx3\mu_p\) 估算宽度比例，再判断两只管处在何种区域、是否有足够的 \(V_{DS}\) 余量。若沟道长度缩短，哪一个不变量最先失效，为什么下一页的缩放问题会从这里开始？

一、MOS 电容：三种状态

先看没有源漏的 MOS 结构（金属–氧化物–p 型半导体）。加不同栅压 \(V_G\)，半导体表面出现三种状态：

状态 条件 表面情况
积累 \(V_G < 0\) 空穴（多子）被吸到表面
耗尽 \(V_G\) 略正 空穴被推开，留下负电的受主离子
反型 \(V_G\) 足够正 表面电子浓度超过空穴 → 形成 n 型沟道

阈值电压 \(V_{th}\) 定义为表面达到强反型（表面电子浓度等于体内空穴浓度）所需的栅压：

\[V_{th} = V_{FB} + 2\phi_F + \frac{\sqrt{2q\varepsilon_s N_A(2\phi_F)}}{C_{ox}}, \qquad C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}}\]

不必背这个式子，但要读出其中的设计旋钮：

二、电流公式：长沟道模型

加上源与漏，在沟道两端建立电压 \(V_{DS}\)，电子从源流向漏。经典的渐变沟道近似给出两个区域：

线性区（\(V_{DS} < V_{GS}-V_{th}\)，沟道完整）：

\[I_D = \mu_n C_{ox}\frac{W}{L}\left[(V_{GS}-V_{th})V_{DS} - \frac{V_{DS}^2}{2}\right]\]

饱和区（\(V_{DS} \ge V_{GS}-V_{th}\)，漏端沟道夹断）：

\[I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{th})^2\]

MOSFET 输出特性与转移特性

图 3-1 左：输出特性 \(I_D\!-\!V_{DS}\)，每条曲线对应一个 \(V_{GS}\)。低 \(V_{DS}\) 时呈电阻性（线性区），越过夹断点后进入饱和区、电流基本不随 \(V_{DS}\) 变化——饱和区的"恒流"特性正是模拟放大的基础。右：转移特性 \(I_D\!-\!V_{GS}\)，线性坐标下呈平方律（长沟道）。虚线为沟道长度调制引起的输出电导，它决定了模拟电路能获得的本征增益。

几个必须读懂的含义：

沟道长度调制：饱和区实际略有斜率，\(I_D \propto (1+\lambda V_{DS})\)。这个小效应对数字电路无关紧要，对模拟电路却生死攸关——它决定了本征增益 \(g_m r_o\) 的上限（第八页）。

三、亚阈值区：被低估的关键

\(V_{GS} < V_{th}\) 时电流并非为零，而是指数地小：

\[I_D \propto \exp\!\left(\frac{V_{GS}}{n V_T}\right)\]

因为此时沟道由扩散主导（承第一页：不同工作区由不同机制主导）。定义亚阈值摆幅：栅压降低多少能使电流下降十倍——

\[SS = \frac{dV_{GS}}{d(\log_{10} I_D)} = n \times 60\ \mathrm{mV/decade}\quad (n \ge 1)\]

这就是第二页那个 60 mV/dec 极限的再次登场，且这次它决定了整个行业的命运：

这是 Dennard 缩放终结、功耗墙出现的物理根源（下一页正题）。所以"亚阈值"绝不是一个边角知识点，它是理解现代芯片一切困境的钥匙。

四、体效应与四端器件

MOSFET 实际上是四端器件：栅、源、漏、体（衬底）。源体之间加反偏电压 \(V_{SB}\) 会提高阈值电压：

\[V_{th} = V_{th0} + \gamma\left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F}\right)\]

体效应的工程后果：串联堆叠的晶体管（如 NAND 门中的下管、传输门）源极电位被抬高，\(V_{th}\) 随之上升、驱动能力下降。这是数字电路里"堆叠越深越慢"的原因之一，也是模拟设计中必须小心的干扰源。

五、小信号模型：通往模拟电路

模拟设计里，我们关心工作点附近的小信号行为。核心参数跨导：

\[g_m = \frac{\partial I_D}{\partial V_{GS}} = \mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{th}) = \frac{2I_D}{V_{ov}}\]

其中 \(V_{ov} = V_{GS}-V_{th}\) 是过驱动电压。这个式子是模拟设计的中心：

六、NMOS 与 PMOS

PMOS 是对偶结构（n 型衬底、p⁺ 源漏、负栅压开启，空穴导电）。关键差异来自第一页：空穴迁移率约为电子的 1/3。

后果：要获得相同驱动能力，PMOS 宽度需为 NMOS 的约 2–3 倍。这直接决定了 CMOS 标准单元的版图比例（下一页），也影响了逻辑门的设计选择（为什么 NAND 比 NOR 更受青睐）。

七、要点

概念 为什么重要
栅极隔着绝缘层控制沟道 静态不耗电 → CMOS 低功耗的根本
\(V_{th}\)、\(C_{ox}\)、\(W/L\) 器件工程与电路设计的主要旋钮
饱和区近似恒流 模拟放大的基础
亚阈值摆幅 ≥ 60 mV/dec 供电电压无法继续下降 → 功耗墙
\(g_m = 2I_D/V_{ov}\) 模拟设计的中心公式
平方律只对长沟道成立 现代器件需要新模型（第五页）

下一页：缩放定律。把晶体管做小，会发生什么？Dennard 给出了一套漂亮的缩放规则，让行业狂奔了三十年；然后它在 2005 年前后失效了——原因就是本页的 60 mV/decade。