本页目录

器件 II · pn 结与二极管

层次：本科核心。 pn 结是半导体器件的第一个"结构"——两块掺杂不同的硅接在一起。它本身是二极管、太阳能电池、LED；更重要的是，它是 MOSFET 源漏与衬底之间的隔离，也是 CMOS 里那个必须小心提防的寄生结构。本页的分析方法（能带图 + 费米能级对齐）会在后面每个器件里重复使用。

二、内建电势：接触时发生了什么

把 n 型与 p 型硅接在一起，四步推理（这套推理请记住，后面反复用）：

浓度梯度驱动扩散：电子从 n 区扩散到 p 区，空穴反向扩散；
留下不可动的电荷：n 区失去电子后留下带正电的施主离子，p 区留下负电的受主离子 → 形成耗尽区（空间电荷区）；
产生内建电场：方向由 n 指向 p，阻止进一步扩散；
平衡：漂移与扩散相消，净电流为零，费米能级处处相等（上一页的万能钥匙）。

能带在结区弯曲，弯曲的总量就是内建电势：

\[V_{bi} = V_T \ln\!\left(\frac{N_A N_D}{n_i^2}\right)\]

硅中典型值 0.6–0.9 V。注意 \(V_{bi}\) 随掺杂对数增长——这是本课的第一个"对数依赖"，工程上意味着靠加大掺杂来提高内建电势收效甚微。

耗尽层宽度（突变结、耗尽近似）：

\[W = \sqrt{\frac{2\varepsilon_s (V_{bi} - V)}{q}\left(\frac{1}{N_A} + \frac{1}{N_D}\right)}\]

两个重要推论：

\(W \propto 1/\sqrt{N}\)：重掺杂一侧耗尽区极薄，轻掺杂一侧承担大部分耗尽宽度。功率器件靠一侧轻掺杂的厚漂移区来承受高压（🔗 自动化站电力电子）；
反偏使 \(W\) 变宽（\(V<0\)）：这既是变容二极管的原理，也是 MOSFET 里漏端耗尽区侵入沟道、造成短沟道效应的根源（第五页）。

三、二极管方程

正偏时势垒降低，少子被大量注入对面；反偏时势垒升高，只剩极少的少子被抽走。推导（此处略过中间步骤，结论必须记住）给出Shockley 方程：

\[I = I_S\left(e^{V/(nV_T)} - 1\right)\]

\(I_S\) 是反向饱和电流，正比于 \(n_i^2\)，因而对温度与带隙极其敏感；
\(n\) 是理想因子（1–2，取决于复合机制）；
室温下 \(V_T = 26\) mV，所以电压每增加约 60 mV，电流增大十倍（因为 \(\ln 10 \times 26\,\mathrm{mV} \approx 60\,\mathrm{mV}\)）。

二极管 IV 特性与半对数图 — 图 2-1 二极管特性。左：线性坐标下呈现熟悉的"开启电压"约 0.7 V——但这只是指数曲线的视觉效果，并不存在真正的阈值。右：半对数坐标下，正偏电流是一条直线，斜率对应 **约 60 mV/decade**（\(\ln 10\cdot kT/q\)）。这个 60 mV/dec 是**玻尔兹曼统计的硬极限**，它将在第四、五页再次出现，成为限制 MOSFET 降压的根本原因。

"0.7 V 开启电压"是一个方便的谎言：指数函数没有阈值，只是在线性坐标下看起来像。换成对数坐标，真相立刻显现——这是工程中"选对坐标就看清本质"的经典案例。

这个 60 mV/dec 极其重要：它源于载流子服从玻尔兹曼分布（热尾巴），是热力学决定的、无法通过改进工艺绕过的极限。第四页会看到它如何直接卡死了芯片的供电电压，进而造成功耗墙。

四、反向击穿

反偏电压足够大时电流骤增，两种机制：

雪崩击穿：高电场加速载流子，碰撞电离产生新的电子空穴对，链式放大。正温度系数（温度升高击穿电压升高），常见于轻掺杂结；
齐纳击穿：极重掺杂、耗尽区极薄时的量子隧穿。负温度系数，用于稳压二极管。

工程含义：击穿电压设定了器件的电压上限。这解释了为什么低压逻辑与高压功率器件在结构上完全不同——后者需要厚而轻掺杂的漂移区来分担电场。

五、结电容：速度的敌人

耗尽区像一个电容（两侧是准中性区，中间是绝缘的空间电荷区）：

\[C_j = \frac{\varepsilon_s A}{W} \propto \frac{1}{\sqrt{V_{bi}-V}}\]

反偏越深，电容越小。加上正偏时的扩散电容（存储的少子电荷），二者共同限制开关速度。

这是本课第一个反复出现的主题：任何结构都自带寄生电容，而电容就是延迟与功耗。CMOS 中源漏结电容是负载电容的重要成分（第六页），互连电容更是先进节点的性能瓶颈。

六、在 CMOS 中的角色：隔离与寄生

在数字芯片里，pn 结主要不作为二极管使用，而是承担两个角色：

① 隔离：MOSFET 的源、漏（n⁺）与 p 型衬底形成 pn 结。正常工作时它们始终反偏，从而把器件彼此隔离。反向漏电流就是芯片静态功耗的一部分（第四页）。

② 寄生与失效：CMOS 工艺中 n 阱、p 衬底、源漏区会构成寄生的 pnpn 结构（可控硅）。若被噪声或静电触发导通，会形成从电源到地的低阻通路——闩锁效应（latch-up），可以烧毁芯片。防止闩锁是版图设计规则中一整套约束的来源（保护环、阱接触密度、间距规则）。

这是本课"抽象会漏"的第一个实例：数字设计者眼中只有 0 和 1，但衬底里潜伏着一个随时可能导通的寄生器件——物理层的现实会穿透逻辑抽象打上来。

七、要点

分析任何结构的三步法：画能带图 → 费米能级对齐 → 看载流子怎么走。后面 MOS 电容、异质结、太阳能电池全用这一套；
60 mV/decade 是玻尔兹曼极限，全课最重要的数字之一；
耗尽宽度 \(\propto 1/\sqrt{N}\)，重掺杂侧薄；
一切结构都有寄生电容与寄生器件——这是从理想电路走向真实芯片的第一课。

下一页：MOSFET。把一个电极隔着绝缘层放在半导体上，用电场在表面"感应"出一条导电沟道——这是二十世纪最重要的发明之一，也是本课其余部分的主角。