本页目录

15 · 真实元件：容差、寄生与数据手册边界

一块传感器节点的 3.3 V 电源在示波器上看起来很干净，ADC 的低位却仍然偶尔跳动。原理图上的 100 nF 电容、10 kΩ 电阻和 10 µH 电感都没有画出误差，现实却不会只按标称值工作：温度改变电阻，封装和焊盘给电容添上 ESL，电感在自谐振后也不再是“更大的电抗”。

学习层：先审计一个“看似正确”的去耦网络

1. 具体情境：为什么标称 100 nF 没有在所有频率都像 100 nF

贯穿项目中的低功耗节点用一个电阻分压产生传感器偏置，用电容为 ADC 入口提供局部储能，再用小电感把数字电流脉冲与模拟支路隔开。下面的数字都是教学设定：\(R_0=10 \mathrm{k\Omega}\)、\(C=100 \mathrm{nF}\)、\(L=10 \mathrm{\mu H}\)，温度相对参考点变化 \(40 ^\circ\mathrm C\)，在 \(1 \mathrm{MHz}\) 观察阻抗。

问题不是“这个元件值对不对”，而是：它在哪个频率、温度、偏置、封装和测量夹具下才接近那个值？读者先把它当作一个有边界的端口模型。

2. 揭示前预测：先写方向和数量级

在打开实验结果前，回答三件事：

  1. \(100 \mathrm{ppm}/^\circ\mathrm C\) 的 \(10 \mathrm{k\Omega}\) 电阻跨越 \(40 ^\circ\mathrm C\) 后，温漂更接近 \(0.4\%\) 还是 \(4\%\)？
  2. 电容频率越过由 \(C\) 和 ESL 决定的自谐振频率后，它仍然严格表现为容性吗？
  3. 只读标称 \(C\)、\(L\) 和额定电压，能否预测高频去耦的真实阻抗？

预测只针对这个教学模型。它不是某个厂商元件的额定值，也不是对一块实际 PCB 的测量结论。

3. 公式桥：从标称值到端口阻抗

电阻的温度一阶模型写成

\[ R(T)=R_0\left[1+\alpha_R(T-T_0)\right], \]

其中 \(R\)、\(R_0\) 的单位是 \(\Omega\)，\(\alpha_R\) 的单位是 \(\mathrm{K^{-1}}\)，温差用 K 或 \(^\circ\mathrm C\) 表示时数值差相同。若初始容差为 \(p_R\)，一个教学用的包络可写成

\[ R_{\min,\max}\approx R_0(1\mp p_R)\left[1+\alpha_R\Delta T\right]. \]

电容的串联寄生模型是

\[ Z_C(\omega)=ESR+j\left(\omega ESL-\frac{1}{\omega C}\right), \qquad \omega=2\pi f. \]

\(ESR\) 和 \(\omega ESL\) 的单位是 \(\Omega\)。当两项电抗抵消时，简化自谐振频率为

\[ f_{\mathrm{SR,C}}\approx\frac{1}{2\pi\sqrt{ESL\,C}}. \]

电感的绕组支路在低频可写成 \(Z_s=R_L+j\omega L\)，但把绕组和封装的并联寄生电容记作 \(C_{\mathrm{par}}\) 后，端口真正看到的是复数并联阻抗

\[ Z_L=\left(\frac{1}{R_L+j\omega L}+j\omega C_{\mathrm{par}}\right)^{-1}, \qquad \phi_L=\arg Z_L. \]

其低损耗近似的自谐振频率仍可写成

\[ f_{\mathrm{SR,L}}\approx\frac{1}{2\pi\sqrt{L C_{\mathrm{par}}}}. \]

在 \(f<f_{\mathrm{SR,L}}\) 时 \(\operatorname{Im}Z_L>0\)、相位为正，端口呈电感性；越过自谐振后 \(\operatorname{Im}Z_L<0\)、相位转为负，端口呈电容性。这个状态判断必须来自并联复阻抗，而不是只把 \(\sqrt{R_L^2+(\omega L)^2}\) 外推到所有频率。 量纲检查很重要：\(ESL\,C\) 和 \(LC_{\mathrm{par}}\) 的单位都是 \(\mathrm{s^2}\)，平方根是秒，倒数才是 Hz。代入教学值，电容自谐振约为 \(15.91 \mathrm{MHz}\)，电感自谐振约为 \(9.17 \mathrm{MHz}\)；\(1 \mathrm{MHz}\) 下电容的含寄生阻抗幅值约 \(1.774 \Omega\)，电感的真实并联阻抗幅值约 \(63.845 \Omega\)、相位约 \(+89.45^\circ\)，而不是把 \(C\) 或 \(L\) 当作无损、无边界元件。

数量级判断：\(100 \mathrm{ppm}/^\circ\mathrm C\times40 ^\circ\mathrm C=4000 \mathrm{ppm}=0.4\%\)。它比 \(1\%\) 的初始容差小，但不会因此消失。频率每提高一个数量级，理想电容的容抗下降十倍，\(\omega ESL\) 却上升十倍，交叉点必然存在。

4. 互动实验：把寄生项显式放进元件账本

无 JavaScript 时的静态 fallback：以下均为教学仿真输入，不是采购承诺。\(R_0=10 \mathrm{k\Omega}\)、容差 \(\pm1\%\)、温漂 \(100 \mathrm{ppm}/^\circ\mathrm C\)、\(\Delta T=40 ^\circ\mathrm C\)；\(C=100 \mathrm{nF}\)、容差 \(\pm10\%\)、温漂 \(30 \mathrm{ppm}/^\circ\mathrm C\)、\(ESR=0.8 \Omega\)、\(ESL=1 \mathrm{nH}\)；\(L=10 \mathrm{\mu H}\)、容差 \(\pm20\%\)、温漂 \(100 \mathrm{ppm}/^\circ\mathrm C\)、绕组 \(ESR=0.6 \Omega\)、\(C_{\mathrm{par}}=30 \mathrm{pF}\)；测试频率为 \(1 \mathrm{MHz}\)。一阶计算给出 \(R(T)=10040 \Omega\)，容差加温漂包络约为 \(9939.6\)–\(10140.4 \Omega\)；\(C(T)=100.12 \mathrm{nF}\)，最坏包络约为 \(90.108\)–\(110.132 \mathrm{nF}\)；\(L(T)=10.04 \mathrm{\mu H}\)，最坏包络约为 \(8.032\)–\(12.048 \mathrm{\mu H}\)。电容自谐振约 \(15.906 \mathrm{MHz}\)（容差包络 \(15.166\)–\(16.766 \mathrm{MHz}\)），电感自谐振约 \(9.170 \mathrm{MHz}\)（电感容差包络 \(8.371\)–\(10.253 \mathrm{MHz}\)），\(|Z_C|\approx1.774 \Omega\)、相位约 \(-63.19^\circ\)，\(|Z_L|\approx63.845 \Omega\)、相位约 \(+89.45^\circ\)，当前电感状态为电感性。

账本项 默认结果 单位 / 解释
电阻温度值 10040 \(\Omega\)；\(10 \mathrm{k\Omega}\) 加 \(0.4\%\) 温漂
电阻容差包络 9939.6 … 10140.4 \(\Omega\)；教学包络，不是统计置信区间
电阻温漂 +0.400 %；\(100 \mathrm{ppm}/^\circ\mathrm C\times40 ^\circ\mathrm C\)
电容温度值 100.120 nF；含温漂
电容容差包络 90.108 … 110.132 nF；容差 + 温漂最坏角点
电容阻抗幅值 1.774 \(\Omega\)；含 ESR 与 ESL
电容相位 -63.19 °；复阻抗相位
电容自谐振 15.906 MHz；容差包络约 15.166 … 16.766
电感温度值 10.040 \(\mathrm{\mu H}\)；含温漂
电感容差包络 8.032 … 12.048 \(\mathrm{\mu H}\)；容差 + 温漂最坏角点
电感阻抗幅值 63.845 \(\Omega\)；\((R+j\omega L)\) 与 \(C_{\rm par}\) 的真实并联
电感相位 / 状态 +89.45 / 电感性 ° / 当前频率；越过自谐振后转为电容性
电感自谐振 9.170 MHz；容差包络约 8.371 … 10.253

图意说明：互动 SVG 应同时画出电容的理想 \(C\)、串联 ESR、串联 ESL，以及真正跨在电感绕组两个端点之间的 \(C_{\rm par}\)；右侧用电容曲线和 \(L\parallel C_{\rm par}\) 复阻抗曲线、自谐振虚线、相位/状态文字区分“电容性”“谐振附近”和“电感性”。

5. 真实修正：数据手册的数字都有条件

理想公式先给方向，真实器件再决定偏差来自哪里。

  • 容差不是精度的全部。 电阻的初始容差、温度系数、长期漂移、湿度和自热是不同栏。电容还要区分电介质、直流偏置导致的容量下降、频率、温度和老化；“\(100 \mathrm{nF}\)”不能替代这些条件。
  • ESR 和 ESL 不是一个固定的“误差电阻”。 ESR 常随频率、温度、纹波电流和测量幅度变化；ESL 包含器件内部、端头、焊盘和回路面积。两块同值电容放置不同，阻抗峰谷也可能不同。
  • 电感的自谐振不是高频额定值。 自谐振以上，寄生电容主导的路径可能把能量送到不期望的回路。额定电流还受到直流电阻、磁芯饱和、温升和脉冲条件约束。
  • 最坏情况不是把所有典型值相加。 容差堆叠应写清独立、相关、最坏包络或统计假设；若结论要用于保护或限值，先用保守包络，再用样本测量收窄。

不要从实验的 \(15.9 \mathrm{MHz}\) 推出“所有 100 nF 电容都在 15.9 MHz 自谐振”。那只是这个 \(C\) 与 ESL 的教学组合。数据手册可能给出阻抗曲线、测试夹具、偏置、温度和允许纹波；必须以具体型号与版本为准。

6. 测量纪律：先定义端口，再谈“测到了元件值”

  1. 在原理图和测试记录中写出参考平面、测试频率、交流幅度、直流偏置、温度和仪器带宽。
  2. 低频电阻用四线法或补偿后的连接测量；高频阻抗要记录夹具、连接器、探头地线和去嵌入方法。长鳄鱼夹本身就是额外的电感。
  3. 比较数据手册曲线时，逐栏核对测试条件，不要把阻抗曲线的一个点当成全频带额定值。
  4. 对温漂做升温和降温的重复记录，注明热稳定时间；对电容直流偏置和电感电流则分开扫量。
  5. 只能在低压、限流、可断电的教学回路中验证；不得为了测“额定值”把器件推到过压、过流或高能瞬态。

7. 模型边界与项目产物

本页的串联 ESR/ESL 和并联 \(C_{\rm par}\) 是教学模型：它能解释为何频率跨过自谐振后方向改变，却不能替代完整的频率、温度、偏置、封装和 PCB 电磁模型。它也不判断某个器件是否满足安全、寿命或认证要求。

项目要留下的产物是“真实元件边界表”：每个关键 \(R/C/L\) 记录标称值、容差、温度范围、温漂或偏置条件、ESR/ESL 或阻抗曲线来源、测试参考平面、最坏工作点和降额余量。把“模型结论”“测量证据”“数据手册条件”分成三列，后续电源完整性和 ADC 噪声分析才能追溯。

1. 电阻：一个数值背后的误差预算

若电阻承担分压、限流或反馈设定，绝对误差和比值误差的影响不同。两个电阻同温、同批次时，温漂可能部分相关；一个电阻靠近发热元件而另一个在空气中时，共模假设就失效。对分压

\[ V_o=V_s\frac{R_2}{R_1+R_2}, \]

应先对 \(R_1,R_2\) 做灵敏度或最坏包络分析，而不是只把两个百分比机械相加。电阻的功率也会反馈到温度：\(P=I^2R=V^2/R\)，热阻和环境温度决定 \(\Delta T\)，再由温漂回到阻值。这样就形成一个可能需要迭代的电热闭环。

量纲检查：\(I^2R\) 的单位是 \(\mathrm{A^2\Omega}=\mathrm W\)；\(\alpha_R\Delta T\) 无量纲，才能与 1 相加。若一个“温漂百分比”没有写参考温度和温差，它还不是可复核的工程数字。

2. 电容与电感：储能元件也有损耗和频率边界

电容理想储能为

\[ E_C=\frac12CV^2, \]

电感理想储能为

\[ E_L=\frac12LI^2. \]

这些式子适合估算能量数量级，却没有包含 ESR、磁芯损耗、漏电、介质损耗或开关瞬态。低功耗节点的去耦电容可能主要承担短时间电流，而滤波电容还必须看纹波电流和温升；小电感可能主要承担差模滤波，却在脉冲电流下接近饱和。

当频率接近自谐振时，最小阻抗、相位、损耗和布局共同决定结果。不要把“阻抗低”与“能承受任意瞬态”混为一谈：能量、峰值电流和器件额定值是三条不同约束。

3. 常见误判与纠正

  • 误判：标称值就是任何频率下的值。纠正：标称值是指定条件下的名义参数，频率端口模型要加入寄生。
  • 误判：电容越大越适合所有去耦。纠正：容量、ESR、ESL、自谐振、封装和布局要共同覆盖目标频谱。
  • 误判：温漂只有在高温才重要。纠正：符号和温差决定方向，冷却、热梯度和自热也会改变结果。
  • 误判：典型阻抗曲线可以当额定值。纠正：典型曲线用于理解趋势，额定值和寿命必须回到适用数据手册条件。

4. 资料与边界

本讲只讨论低压、限流、可断电的教学系统；不涉及市电施工、建筑配电、并网、带电市电测量或高能电源包。

5. 小结

真实元件的第一条纪律是把“标称值”改写为“在条件 \(X\)、频率 \(f\)、温度 \(T\) 和参考平面 \(P\) 下的模型”。电阻要记容差、温漂和自热；电容与电感要记 ESR、ESL、寄生、损耗和自谐振；最后用数据手册条件和低压测量证据检查模型是否适用。下一讲把同样的边界语言用于反接、过流、感性回扫和 ESD 故障路径。